搜索资源列表
vhdl_sw_lr
- 我自己写的vhdl程序，内有画图器，ram 和控制ram。还有test bentch。-I wrote it myself vhdl procedures, which are drawing device, and control of ram ram. There bentch test.
128×16ram
- VHDL程序设计的RAM存储器，双端口，128×16比特
ramchoice
- 多总线切换的VHDL代码。可用于多RAM的管理。
fftinterface
- 电赛一等奖作品：音频信号分析仪的FPGA源码，VHDL编写，Quartus7.1综合，ModelSim6.2g se仿真，应用了opencores.org上的开源FFT IP核，加入了8051总线接口和ram
acordwithram
- 一个牛人写的很快且不用状态机的动态RAM接口,VHDL编写
sdram_ctrl.tar
- 同步动态RAM的控制电路VHDL源代码,在SOC开发中可以直接应用
ddr_ctrlv
- ddr ram controller vhdl code
doubleportram
- 高速双端口RAM的vhdl实现。包含仿真波形
DPRAM
- 利用vhdl编写的双端口Ram程序，不带数据纠错处理
ram_dual
- 使用VHDL设计的ram,可以参考
ref-ddr-sdram-verilog.zip
- sdram的verilog的源码实现,sdram verilog source code realizes
RAM_256x8
- RAM 256x8bits code in VHDL
DDR_FLASH_VHDL_Verilog
- FPGA DDR 外部RAM 读写的verilog代码，以及FLASH的vhdl代码-DDR SRAM READ AND WRITE VERILOG CODE ,FLASH VHDL CODE ,FPGA
cpu
- vhdl编的cpu，自己的课程验收实验，微指令实现，流程详细。存储，加减基本运算均有，乘法使用位移相加法得到。其中excel有微程序控制信号的编码，储存ram编写，控制器rom编写等-vhdl code of cpu, its acceptance test program, microcode implementation process in detail. Storage, addition and subtraction are the basic operations, multipl
syncram_2p
- 这个一个基于amba总线的双端口ram的vhdl语言程序-The amba bus-based dual-port ram in vhdl language program
roms
- 一个简单的ram的VHDL描述，希望对大家有点帮助-A simple ram s VHDL descr iption, I hope all of you a little help
ShiftRegister
- Shift register verilog code
all_ram_20081116.tar
- vhdl cod for ram.For sp3e
DPRM
- a simple ram using vhdl platform provides to create a fine ram mamory .